JUN 1988

(54) SEMICONDUCTOR DEVICE

(11) 63-153849 (A) (43) 27.6.1988 (19) JP

(21) Appl. No. 61-302520 (22) 17.12.1986 (71) NEC CORP (72) YUJI MATSUBARA

(51) Int. Cl. H01L23/50

PURPOSE: To increase the mounting density of substrates by a method wherein, within a semiconductor device-with outer lead protruding from only one side of a package, the package is inclined in the direction of the tip of outer lead. ,CONSTITUTION: An outer lead 1 is bent so that the direction B of package 2 may make an oblique angle α with the direction A of the tip of outer lead 1. Thus, the mounting density of substrates 4 can be increased compared with

conventional substrates 4 mounted with ZIP. Furthermore, when the taper angle β on the surface of another package 3 is equalized with the oblique angle α , the mounting density of substrates can be further increased.

19日本国特許庁(JP)

10 特許出願公開

[®] 公開特許公報(A) 昭63-153849

@Int.Cl.4

庁内整理番号

H 01 L 23/50

N-7735-5F

母公開 昭和63年(1988)6月27日

審査請求 未請求 発明の数 1 (全2頁)

貿発明の名称: 半導体装置

②符 🔴 頤 昭61-302520

母出 顋 昭61(1986)12月17日

描言可 東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社》、東京都港区芝5丁目33番1号

弁理士 内 原

向上に関する。

〔従来の技術〕

、との種の半導体装置、例えばジグザダイ ンラインパッケーツ(以下2IPと外ナ)では、 第4箇の側面図に示すように、外部リード11の 先端の方向Aに対して、パッケージ5の方向 5/は

[発明が解決しよりとする問題点]

ZIPは基板に垂底に実装する半導体装置であ る。従って、上述した従来の212では、同一基 板内では非常に高密実装できるが、第5回の側面 図に示すように、美装4両士を何枚も並列に並べ て装置に実装しようとすれば、パッケージ5が垂 直のため2IPの高さが高い分だけ、基板の実装 密度は低くたる欠点がある。

(問題点を解決するための手段)

本発明の半導体装置は、外部リードの先端方向 に対してパッケージを似かせている。

次に本発明について図面を参照して説明する。

無1個は本発明の一実施例の質面図である。第 1個にかいて、外部リード1の先婚方向Aに対し して、ケージ2の方向Bは角度αだけ傾くよう に外部リード1にかいて曲げが行なわれている。 とのようにすると、第1回の3IPを実装した基 板を重ねた状態を示す第3回の傾面図のように、 基板4の実装密度は第4回に示す従来の3IPを 実装した基板4に比べて高くなる。

第2回は本発明の他の実施例の質面図である。 第2回にかいて、パッケージ3の上面のテーパー 角度をは、パッケージ3の気をαと同じにしてある。とのようにすると、第1回に示した実施例を 実装した基板よりも更に基板の実装密度が高くな る利点がある。

(発明の効果)


以上説明したように本発明は、リードの先端の 方向に対してパッケージを傾けることにより本発 明の半線体装置を実装した若板の実装密度を高く することができる効果があり、しかして、パッケ ージの傾きの角度よりもパッケージ上面のテーパ 角度を大きくするか少なくとも同等にすることに よって、その効果を最大限に発揮させることがで まる。


4. 図面の簡単な説明


第1図は本発明の一実施例の側面図、第2図は本発明の他の実施例の側面図、第3図は本発明の 2IPを実接した基板の実装密度を示すための偶 面図、第4図は従来の2IPを示す側面図、第5 図は従来の2IPを実接した基板の実装密度を示 すための側面図である。

代理人 弁理士 内 原









第5図